第 7 章　冯·诺依曼结构与五大部件

7.1五大部件：一台计算机的蓝图

1945 年，约翰·冯·诺依曼在一份报告草案中，给出了通用计算机的完整设计。他把计算机分成五个部分：

这五个部件中，运算器和控制器合在一起，就是今天说的 CPU（中央处理器）；存储器就是内存；加上输入输出设备，就构成了一台完整的计算机。

为什么恰好是「五」个部件？这个划分其实深藏功力，值得逐个推敲。存储器必须独立——程序和数据都要有地方放；运算器必须独立——「算」是核心动作；控制器必须独立——多步骤的先后顺序需要指挥。而输入输出为什么也单独成类，不和存储器合并（毕竟数据都要「进出」）？因为它们面对的是两个世界：存储器交换的是 0/1 数字信号，I/O 设备交换的却是按键、光、声这些物理量——中间隔着模数/数模转换，隔着不同的速度等级（键盘几毫秒一个键，CPU 一纳秒一拍），也隔着完全不同的工程问题。把「对内记账」和「对外打交道」分开成类，是抽象上的清醒。

再把前六章的零件对号入座，你会发现自己已经攒齐了全部砖瓦：运算器就是第 5 章的加法器/逻辑门阵列（配上第 5 章的 C、V 标志）；控制器内部是第 5 章的译码器（翻译指令编码）加上第 6 章的时序电路（按拍推进）；存储器的顶层概念是第 6 章的寄存器排成阵（具体物理实现第 9 章讲）；寄存器堆是 CPU 的工作台。还没学的只剩两块：输入输出设备的物理原理（第 14 章），以及把这些部件「串成一台会自己干活的机器」的完整循环——那正是本章后半场的主题。

航空工程师读这节应当格外亲切：机载电子设备的外场可更换单元（LRU）就是按功能切块的——信号处理单元里能找到运算器，接口单元里全是输入输出电路，电源模块独立成块。冯·诺依曼的五分法之所以历久弥新，正因为它切在「职责的自然接缝」上：按功能分块、按接口互联，这一思想从电路板一直贯通到整个系统的架构。

还要澄清一个高频误区：CPU ≠ 运算器。运算器只是 CPU 的「一半」，另一半是控制器；此外 CPU 里还包着一批寄存器（第 6 章的主角）。把 CPU 等同于 ALU，就像把一支施工队等同于夯机——夯机确实在干活，但「今天先打哪块地基」是队长的调度。分清「干活的」与「调度的」，是本章的关键素养。

7.2存储程序：革命性的思想

冯·诺依曼结构最核心、最革命的一点，不是「有五个部件」，而是 存储程序（stored program）思想。

在冯·诺依曼之前，计算机是「死」的：要让一台机器算不同的问题，得重新插拔电线、改动硬件，换一次任务就像重新造一台机器。冯·诺依曼的洞见是：

这个思想的美妙在于一个看似矛盾的点：指令和数据，在存储器里长得一模一样，都是 0 和 1。怎么区分哪段是指令、哪段是数据？答案是：看它们「在什么时候、被谁读取」——控制器在「取指」阶段读到的，就当作指令；运算器在「取数」阶段读到的，就当作数据。同一段 0/1，身份由上下文决定（这个伏笔第 11 章会展开）。

「换任务要重新接线」离今天的体验太远，值得用一台真实的机器把它讲实。ENIAC（1946 年，世界上第一台通用电子计算机）正是「插线板时代」的巅峰之作：一万八千多只电子管堆出的运算能力惊人，但它「认任务不认人」——每换一个问题，工程师们要手动设置成百上千个开关、重插成百上千根线缆，动辄数小时甚至数天。这意味着机器算一个新问题，光「布线改配置」的时间就可能超过真正的计算时间。而在存储程序结构下，同一个动作变成「把新程序写进存储器」——毫秒到秒级的事。一个数量级接一个数量级的差距，就是「革命性」三个字的分量。硬件从「为每个任务定制」中彻底解放出来，从此只需把硬件做得更快，而「让机器干什么」交给软件去表达。

由此还催生了一个全新职业与产业：程序（软件）从此是可以独立制造、独立交付的产品。硬件厂不再需要为每个应用重排电路，而是一批批造通用机器；写程序的人在上面定义机器的行为。今天你升级一个应用商店里的软件、下载一个新固件包，本质上都是「换存储器里的内容，硬件一字不动」——这正是 1945 年那份报告播下的种子。在航空领域，机载设备的功能升级走的是同一条路：加改装常常不是换板子，而是加载新版机载软件——硬件不变、程序重灌，功能焕然一新；相应的适航审定关注点，也从「电路改没改」延伸到了「软件版本是否受控」。

顺带把「换存储器里的内容」这个说法落到实处：程序平时躺在磁盘这类「仓库级的存储」里，开机或启动应用时，由一个加载过程把它复制进内存（RAM），控制器才开始逐条取指执行；而最先执行的「把加载器自己跑起来」的那小段程序，则由更底层的引导（bootstrap）过程完成——先有一小段固化在只读存储里的代码负责「把更大的程序搬进内存」，接力棒一层层交下去，直到整个操作系统站起来。你每天按下电源键后的那几秒黑屏等待，正是这场接力赛的现场。第 12 章讲操作系统时，这条加载链会正式展开。

「程序也是数据」还有一条不那么温馨的推论：既然指令和普通数据躺在同一仓库、长得一模一样，那么被当作数据写入的内容，也可能在某一天被当作指令执行——一个被引导去「读入并执行」的恶意数据文件，就是病毒能够存在的根本原因。存储程序给了机器通用性，也给了「程序被程序改写」以可能。这既是动态加载、自我修改程序等技术的源头，也是安全防护必须面对的底层现实。

最后补一个高阶辨析：哈佛结构（Harvard architecture）——指令与数据分开存放、分开走线，甚至各配一套存储器与总线。它和冯·诺依曼结构是一对镜像：冯·诺依曼是「一仓一总线，指令数据混装」；哈佛是「两仓两总线，指令数据分家」。各自的理由都成立：混装灵活（程序可被当作数据读写，通用性强，主存统一管理简单）；分家高效（取指与取数并行进行，互不排队，且程序区天然不易被改坏）。有趣的是，现代高性能 CPU 实际上是两者的混合：内存层面指令数据混住（冯·诺依曼），但 CPU 内部紧贴运算单元的第一级高速缓存却分成「指令缓存（L1I）」与「数据缓存（L1D）」两套（哈佛）——用哈佛的并行度，保冯·诺依曼的通用性。而许多单片机（MCU）则从头到尾都是纯哈佛：程序放 Flash、数据放 RAM，物理隔离、各走各线。考试若问「哈佛结构与冯·诺依曼结构的本质区别」，标准答案就一句：指令与数据是分开存储还是共用存储。

7.3运算器与控制器：CPU 的两半

运算器（ALU）：只会加减的「计算狂」

运算器，又称 ALU（Arithmetic Logic Unit，算术逻辑单元），负责真正的「算」。它的核心就是我们第 5 章搭的加法器，外加一些逻辑门。它能做的，本质就是加减、移位、与或非、比较这些基本操作——所有复杂运算，最终都被拆成这些。

「所有复杂运算最终都被拆成基本操作」这句轻描淡写的话，值得展开看一眼。乘法是移位加累加：二进制乘法里，乘数的每一位要么贡献一次「被乘数左移若干位」，要么不贡献，控制器让 ALU 反复做加法即可；除法是移位减比较的试凑过程；浮点运算则是「拆指数尾数、对阶、移位、加减、再规格化」的组合拳。你在第 5 章为补码加法器配的进位标志 C 与溢出标志 V，在 ALU 里同样是现役装备：减法借位看 C，有符号溢出看 V——比较两数大小（先做减法再看标志）也靠它们。ALU 是「只会基本动作的运动员」，但任何复杂舞步都能拆成基本动作的组合，这正是它以少胜多的底气。

控制器（Control Unit）：发号施令的「指挥」

控制器自己不计算，它只做一件事：按照程序的指令，指挥其他部件一步步行动。它读取下一条指令、翻译这条指令是什么意思、然后发出控制信号，让 ALU 去加、让存储器去读、让寄存器去存。

拆开控制器的内囊，你会发现里面全是老朋友：一个译码器（第 5 章）负责把指令的 0/1 编码翻译成「哪条线该亮」；一套时序电路（第 6 章）负责按节拍推进「取指→译码→执行」；一个程序计数器 PC（本质是个计数寄存器）记住「下一条指令在存储器的哪个位置」，每执行完一条就自动加一。取指、译码、执行三拍循环往复，就是计算机运转的心跳——第 6 章的时钟每敲一下，这个循环就向前走一步。控制器就是「用译码器和时序电路实现的自动指挥家」，你学过的零件在这里集合完毕。

把控制器与时钟接上，还能算一笔时间账：一条指令要走完「取指→译码→执行」，通常消耗若干个时钟周期（简单指令两三拍，复杂指令十几拍）。用第 6 章的换算工具立即能估出速度量级——若时钟 2 GHz（一拍 0.5 ns）且平均每条指令 4 拍，则每条指令约 2 ns，一秒钟约执行五亿条指令。这就是「主频」与「实际性能」之间的换算链：主频决定一拍多快，指令平均拍数（体系结构决定）决定一条指令要几拍，两者相乘才是每秒指令数。第 8 章 CPU 流水线要优化的，正是「让多条指令的各拍重叠进行」，把这条换算链再压短。

再看一个易混点：ALU 自己不保存结果。它像食堂的打饭窗口，算完一勺立刻递出去——递给寄存器、递给存储器，窗口台上不留菜。所以「先算 a+b 存起来，下一步再算 (a+b)+c」必须有个寄存器接住中间结果 a+b。记住这个分工：算完必有人接，接的人永远是存储性质的单元（寄存器或内存）。这也解释了为什么 CPU 里要塞那么多个寄存器——它们是 ALU 的餐盘架。

7.4存储器：程序与数据的共同仓库

存储器存放两样东西：正在运行的程序，和程序正在处理的数据。它像一张巨大的、编了号的「格子表」，每个格子（存储单元）有一个唯一的编号叫 地址（address），里面存着一小段 0/1。

记忆的最重要特性是随机访问：你可以直接读任意编号的格子，不用从头一个个翻。就像查字典，直接翻到第 500 页，而不是从第 1 页数起。这种「按地址直接存取」的存储器，叫 RAM（Random Access Memory，随机存取存储器）。

把「地址」和「内容」这对概念再拧紧一圈，它们是一栋楼里的门牌号与住户的关系：门牌号（地址）标在墙上，住户（内容）是可以换的；把 501 室的家具全搬空，501 这个门牌号依然存在。所以「擦掉某个格子的内容」「往某个格子写新数据」都不会改变格子的编号——地址由芯片的连线决定，内容才是每条指令真正读写的东西。另一个常被忽略的推论：CPU 访问存储器时，地址与内容是分两趟传递的——先把「我要第 500 号」放到地址总线上，再把第 500 号的内容搬上数据总线。理解了这一点，下一节「地址总线」「数据总线」为什么是两类线，就不言自明了。

顺着「地址总线要多少根线」往下想，还能得到本章最重要的公式之一：每根地址线是一个 bit，n 根地址线一共能编码多少个不同地址？答案是 2 的 n 次方（就是第 2 章「n 个 bit 有 2ⁿ 种组合」的直接应用）。

addr_bits = 16              # 地址线根数
cells = 2 ** addr_bits      # 可寻址的存储单元数
print(cells, cells // 1024, "KB")   # → 65536 64 KB

units = ["字节", "KB", "MB", "GB"]
for n in (16, 20, 32):
    print(n, "根地址线 ->", 2 ** n // 1024 ** (n // 10), units[n // 10])

还剩一个悬着的词要交代：「每单元 1 字节」是什么意思？一台机器的存储单元按惯例以字节（byte，8 个 bit）为最小编号单位——地址 0、地址 1、地址 2……每个门牌号背后是 8 个格子，而不是单个 bit。为什么不按 bit 编号？因为 8 个 bit 恰好装下一个字符编码或一条小指令的片段，按 bit 编号会让地址数字暴涨 3 倍、无谓加宽地址总线。由此也自然衔接另一个高频词——字长：CPU 一次能并行处理的 bit 数（比如 64 位）。「64 位 CPU」说的是它的寄存器和运算通路一次吞吐 64 个 bit（8 个字节），而不是说内存地址有多长——地址线根数与字长是两个独立参数，只是碰巧在很多年代的产品里都是 64。

这个「2 的 n 次方」还有一个著名的现实回响：早年 32 位计算机配 4 GB 内存时，系统往往认不全、只显示 3 GB 多——因为 2³² = 4 GB 的地址总量里，还得留出一部分给显存、BIOS、各类接口的寄存器映射，留给内存的地址不够 4 GB 了。这是「地址是编号资源、资源有限就要规划」的生动一课，也是后来 64 位 CPU（寻址能力指数级暴涨）迅速普及的直接动力。

第 9 章我们会深入内存的物理原理（它到底怎么「存」住 0 和 1）。这里你只需要建立这张「带地址的格子表」的直觉。

7.5输入与输出设备

计算机再聪明，也得和人、和世界打交道。输入设备把现实世界的信息（按键、声音、图像）转换成 0/1 送进来；输出设备把 0/1 还原成人能感知的光、声、字。

把这张表往深处看一层：输入输出设备干的其实是同一件事——翻译。输入设备是「物理世界→二进制世界」的翻译官（麦克风把气压波翻译成 0/1，摄像头把光强翻译成 0/1）；输出设备是「二进制世界→物理世界」的翻译官（声卡把 0/1 翻译成气压波，显卡把 0/1 翻译成光点）。真正的计算只发生在二进制世界里，物理世界负责「收发」。

但翻译这份差事并不轻松，难点全在「两个世界节奏差太多」：CPU 一拍只要零点几纳秒（第 6 章：3.5 GHz 的时钟一拍约 0.29 ns），而你敲一个键要几十毫秒——速度差了七八个数量级。硬让 CPU 盯着键盘等，等于让短跑世界冠军蹲在门口等一封三天后才寄到的信。所以每个 I/O 设备身后都站着一个接口控制器：它用第 6 章的触发器把慢信号「接住存稳」，等攒够了再通过总线一次性交给 CPU；两边各按各的节奏，控制器负责「对暗号、存中转」。这套缓冲思想第 14 章展开。

飞机上这套翻译逻辑尤其直观：大气数据计算机把皮托管的压力（物理量）翻译成高度、空速数据（输入侧），驾驶舱显示器再把高度、空速数据翻译成屏幕上的数字与刻度（输出侧）——两端都是翻译，中间的运算才是计算。

输入输出是计算机的「感官」和「手脚」。它们的具体原理（键盘怎么扫描按键、屏幕怎么发光）会在第 14 章专门讲。

7.6数据流、控制流与总线

五大部件要协同工作，需要两样东西「流动」起来：

• 数据流（data flow）：数据在部件之间流动——从输入到存储、从存储到 ALU、从 ALU 到输出。
• 控制流（control flow）：控制信号的流动——控制器发出的「该读谁、该算什么、该写哪」的号令。

承载这些流动的物理通道，叫 总线（bus）。总线通常分三类：

「公共马车」这个比喻还藏着它最大的软肋：一条线同一时刻只能传一单货。总线是共享通道，两个部件同时想说话就得排队——由总线仲裁电路（本质是第 5 章的优先编码器思想）决定谁先上。这就像小区只有一部电梯：住户多了，高峰期就得等。计算机史上的经典困境「冯·诺依曼瓶颈」正源于此——指令和数据共用一条总线，取指和取数不能同时进行，CPU 再快也被总线卡着脖子。前面说的「CPU 内部分指令缓存与数据缓存」的哈佛式改造，就是把这两股最急的车流分流到两条快道上，正是缓解瓶颈的工程手段。

总线的能力有一个可以直接算出来的硬指标——带宽（每秒能搬多少字节）。它由两个因素相乘决定：一次能搬多少（数据总线的位宽），一秒能搬几次（时钟频率，理想情况下每个时钟周期传送一次）。

三根「水管」里最特别的是地址总线的单向性：门牌号永远由 CPU 发出、存储器只被动接收，反向没有箭头。原因不难想：若存储器也能往地址总线上发号，两个「发号者」就会在同一根线上打架（数字电路里叫总线冲突），读出的地址面目全非。所以「谁有权发地址」被严格规定——普通访存由 CPU 发，DMA（第 14 章的 Direct Memory Access，让 I/O 设备不经 CPU 直取内存）则由仲裁器临时把发号权移交给专用的 DMA 控制器，移交期间 CPU 闭嘴。单向线的纪律换来的是确定性：地址总线上永远只有一个声音。数据总线则相反，谁都可以往里放数据，只要轮流来——这就是它标「双向」的含义：双向指的是方向可变，同一时刻仍只有一个部件在发。

把这节收拢成一句工程直觉：硬件设计者盯住的是三根「水管」各要多粗——数据总线决定一次运多少货（例题 8 的位宽），地址总线决定门牌号能编到多大（例题 4 的 2ⁿ），控制总线决定号令体系够不够用（读写、就绪、中断各有专线）。水管再粗也要排队（仲裁），所以「带宽不够」与「瓶颈分流」是系统设计里永恒的谈判——CPU 厂商一代代把内存控制器搬进 CPU、把缓存一级级加厚，都是在给这根公共马车专线疏堵。